Task State Segment - Versionsgeschichte

Oil sands: /* Literatur */

2018-11-28T17:27:41Z

Literatur

← Nächstältere Version		Version vom 28. November 2018, 17:27 Uhr
Zeile 21:		Zeile 21:
	=== Literatur ===		=== Literatur ===
	* Trutz Eyke Podschun: ''Das Assembler-Buch - Grundlagen, Einführung und Hochsprachnoptimierung'', Addison-Wesley Verlag, 2002, Seite 418 bis 421		* Trutz Eyke Podschun: ''Das Assembler-Buch - Grundlagen, Einführung und Hochsprachnoptimierung'', Addison-Wesley Verlag, 2002, Seite 418 bis 421
			* A.P.Godse und D.A.Godse: Advance Microprocessors, Technical Publications, 2009, Kap. 8-3

	=== Naviblock ===		=== Naviblock ===
	=== Einzelnachweise ===		=== Einzelnachweise ===

Oil sands: /* Details */

2018-11-28T17:09:49Z

Details

← Nächstältere Version		Version vom 28. November 2018, 17:09 Uhr
Zeile 3:		Zeile 3:
	* Bei modernen [[Multitasking]]anwendungen müssen beim [[Task]]wechsel sehr viele Informationen verfügbar sein.		* Bei modernen [[Multitasking]]anwendungen müssen beim [[Task]]wechsel sehr viele Informationen verfügbar sein.
	* Dafür gibt es die Datenstruktur des ''Task State Segments'' (''TSS'').		* Dafür gibt es die Datenstruktur des ''Task State Segments'' (''TSS'').
	* Auf diese Informationen ~~kreift~~ der [[Kernel]] beim Taskwechsel zu.		* Auf diese Informationen greift der [[Kernel]] beim Taskwechsel zu.
	* Im 32-[[Bit]] umfassenden ''TSS'' sind folgende Informationen abgelegt:		* Im 32-[[Bit]] umfassenden ''TSS'' sind folgende Informationen abgelegt:
	** Der ''PTL'' (''previous task link''), ein ''Selektor'' auf ein ''TSS'' des vorangegangenen Tasks.		** Der ''PTL'' (''previous task link''), ein ''Selektor'' auf ein ''TSS'' des vorangegangenen Tasks.

Michelle DuPont am 25. Oktober 2013 um 07:19 Uhr

2013-10-25T07:19:47Z

← Nächstältere Version		Version vom 25. Oktober 2013, 07:19 Uhr
Zeile 1:		Zeile 1:
	[[Datei:Task State Segment.jpg\|thumb\|~~300px~~\|Speicherabbild eine Task State Segments]] Ein '''Task State Segment''' ist eine [[Daten]]struktur, die von [[Intel]]s x86-Familie verwendet wird, um das zum ''Task Managment'' zu koordinieren.		[[Datei:Task State Segment.jpg\|thumb\|360px\|Speicherabbild eine Task State Segments]] Ein '''Task State Segment''' ist eine [[Daten]]struktur, die von [[Intel]]s x86-Familie verwendet wird, um das zum ''Task Managment'' zu koordinieren.
	== Details ==		== Details ==
	* Bei modernen [[Multitasking]]anwendungen müssen beim [[Task]]wechsel sehr viele Informationen verfügbar sein.		* Bei modernen [[Multitasking]]anwendungen müssen beim [[Task]]wechsel sehr viele Informationen verfügbar sein.

Michelle DuPont am 25. Oktober 2013 um 07:19 Uhr

2013-10-25T07:19:38Z

← Nächstältere Version		Version vom 25. Oktober 2013, 07:19 Uhr
Zeile 1:		Zeile 1:
	Ein '''Task State Segment''' ist eine [[Daten]]struktur, die von [[Intel]]s x86-Familie verwendet wird, um das zum ''Task Managment'' zu koordinieren.		[[Datei:Task State Segment.jpg\|thumb\|300px\|Speicherabbild eine Task State Segments]] Ein '''Task State Segment''' ist eine [[Daten]]struktur, die von [[Intel]]s x86-Familie verwendet wird, um das zum ''Task Managment'' zu koordinieren.
	== Details ==		== Details ==
	* Bei modernen [[Multitasking]]anwendungen müssen beim [[Task]]wechsel sehr viele Informationen verfügbar sein.		* Bei modernen [[Multitasking]]anwendungen müssen beim [[Task]]wechsel sehr viele Informationen verfügbar sein.

Michelle DuPont: /* Details */

2013-10-24T08:46:42Z

Details

← Nächstältere Version		Version vom 24. Oktober 2013, 08:46 Uhr
Zeile 1:		Zeile 1:
	Ein '''Task State Segment''' ist eine [[Daten]]struktur, die von [[Intel]]s x86-Familie verwendet wird, um das zum ''Task Managment'' zu koordinieren.		Ein '''Task State Segment''' ist eine [[Daten]]struktur, die von [[Intel]]s x86-Familie verwendet wird, um das zum ''Task Managment'' zu koordinieren.
	== Details ==		== Details ==
	Bei modernen [[Multitasking]]anwendungen müssen beim [[Task]]wechsel sehr viele Informationen verfügbar sein.		* Bei modernen [[Multitasking]]anwendungen müssen beim [[Task]]wechsel sehr viele Informationen verfügbar sein.
	* Dafür gibt es die Datenstruktur des ''Task State Segments'' (''TSS'').		* Dafür gibt es die Datenstruktur des ''Task State Segments'' (''TSS'').
	* Auf diese Informationen kreift der [[Kernel]] beim Taskwechsel zu.		* Auf diese Informationen kreift der [[Kernel]] beim Taskwechsel zu.
Zeile 11:		Zeile 11:
	** Das ''debug trap flag'', dass - falls gesetzt - jedes mal eine ''debug exception'' auslöst wenn ein Wechsel zu diesem Task erfolgt.		** Das ''debug trap flag'', dass - falls gesetzt - jedes mal eine ''debug exception'' auslöst wenn ein Wechsel zu diesem Task erfolgt.
	** Die ''I/O-Map'', welche den [[Offset]] der ''I/O-permission bit map'' beinhaltet, welche die Erlaubnisse des Zugriffs auf die I/O-[[Port]]s regelt. <ref>Trutz Eyke Podschun: ''Das Assembler-Buch - Grundlagen, Einführung und Hochsprachnoptimierung'', Addison-Wesley Verlag, 2002, Seite 418 bis 421</ref>		** Die ''I/O-Map'', welche den [[Offset]] der ''I/O-permission bit map'' beinhaltet, welche die Erlaubnisse des Zugriffs auf die I/O-[[Port]]s regelt. <ref>Trutz Eyke Podschun: ''Das Assembler-Buch - Grundlagen, Einführung und Hochsprachnoptimierung'', Addison-Wesley Verlag, 2002, Seite 418 bis 421</ref>

	== Links und Quellen ==		== Links und Quellen ==
	=== Siehe auch ===		=== Siehe auch ===

Michelle DuPont am 24. Oktober 2013 um 08:45 Uhr

2013-10-24T08:45:30Z

← Nächstältere Version		Version vom 24. Oktober 2013, 08:45 Uhr
Zeile 14:		Zeile 14:
	=== Siehe auch ===		=== Siehe auch ===
	=== Weblinks ===		=== Weblinks ===
			* [http://css.csail.mit.edu/6.858/2013/readings/i386/s07_01.htm Infos auf ''www.css.csail.mit.edu'']
	==== Bilder / Fotos ====		==== Bilder / Fotos ====
	==== Videos ====		==== Videos ====

Michelle DuPont: new

2013-10-24T08:43:13Z

new

Neue Seite

Ein '''Task State Segment''' ist eine [[Daten]]struktur, die von [[Intel]]s x86-Familie verwendet wird, um das zum ''Task Managment'' zu koordinieren.
== Details ==
Bei modernen [[Multitasking]]anwendungen müssen beim [[Task]]wechsel sehr viele Informationen verfügbar sein.
* Dafür gibt es die Datenstruktur des ''Task State Segments'' (''TSS'').
* Auf diese Informationen kreift der [[Kernel]] beim Taskwechsel zu.
* Im 32-[[Bit]] umfassenden ''TSS'' sind folgende Informationen abgelegt:
** Der ''PTL'' (''previous task link''), ein ''Selektor'' auf ein ''TSS'' des vorangegangenen Tasks.
** ''SSx:ESPx'', welches für jede der Privlegstufen 0,1 und 2 ein Feld für den Inhalt von ''SS'' und ''ESP'' des [[Stack]]s, der in der entsprechenden Privilegstufe zu benutzen ist angibt.
** Das Feld ''CR3'' beinhaltet den Inhalt des ''control registers #3'', welches die Basisadresse des ''page directory base registers'' beinhaltet.
** ''LDT SS'', ein Selektor auf die individuelle [[Local Descriptor Table]] des jeweiligen Tasks.
** Das ''debug trap flag'', dass - falls gesetzt - jedes mal eine ''debug exception'' auslöst wenn ein Wechsel zu diesem Task erfolgt.
** Die ''I/O-Map'', welche den [[Offset]] der ''I/O-permission bit map'' beinhaltet, welche die Erlaubnisse des Zugriffs auf die I/O-[[Port]]s regelt. <ref>Trutz Eyke Podschun: ''Das Assembler-Buch - Grundlagen, Einführung und Hochsprachnoptimierung'', Addison-Wesley Verlag, 2002, Seite 418 bis 421</ref>
== Links und Quellen ==
=== Siehe auch ===
=== Weblinks ===
==== Bilder / Fotos ====
==== Videos ====
=== Quellen ===
=== Literatur ===
* Trutz Eyke Podschun: ''Das Assembler-Buch - Grundlagen, Einführung und Hochsprachnoptimierung'', Addison-Wesley Verlag, 2002, Seite 418 bis 421
=== Naviblock ===
=== Einzelnachweise ===
<references/>
----
{{Vorlage:PPA-Eisen}}
{{DEFAULTSORT:Task State Segment}}
[[Kategorie:Informatik]]
[[Kategorie:Programmierung]]
[[Kategorie:Assembler]]
[[Kategorie:Multitasking]]